

Pilotaggio di grandi capacità


Francesco Driussi

Corso di Laurea in Ingegneria Elettronica
Dipartimento Politecnico di Ingegneria ed Architettura

francesco.driussi@uniud.it

www.diegm.uniud.it/driussi

- Le performance delle porte logiche sono affette dalle capacità di carico collegate al nodo di uscita → aumentano il tempo di ritardo



Es.: inverter che pilota una capacità di carico C_L

- il circuito è caratterizzato da:

1. **Capacità di carico** (trascurare effetto di self-loading)
2. **Capacità di ingresso**: $C_{in} = S_n(1 + \alpha)C_{M1}$

C_{M1} : capacità di gate del transistor di area minima


→ Dimensionamento tale per avere tempi uguali di salita e di discesa → $\alpha = \varepsilon$

$$t_p = \frac{2C_L}{\beta'_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{in}} \cdot \frac{2C_{in}}{\beta'_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{in}} \cdot \frac{2(1 + \alpha)C_{M1}}{\beta'_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$$t_{p0} = \frac{2(1 + \alpha)C_{M1}}{\beta'_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

→ **tempo di propagazione di un inverter caricato da un inverter identico** (non dipende dal dimensionamento)

- Le performance delle porte logiche sono affette dalle capacità di carico collegate al nodo di uscita → aumentano il tempo di ritardo



$$C_{in} = S_n(1 + \alpha)C_{M1}$$

$$t_p = \frac{C_L}{C_{in}} \cdot t_{p0}$$


- Il tempo di ritardo della porta **dipende linearmente** da $X = \frac{C_L}{C_{in}}$
- C_{in} diventa il termine di paragone per capire se la capacità di carico C_L è grande o meno
- Se l'inverter è connesso ad una lunga linea di interconnessione oppure ad un pin di uscita del circuito integrato → $X = 1000 \div 10000$

→ **eventualmente è necessario inserire un BUFFER** (dimensionamento grande, correnti alte)

Quanto grande deve essere il buffer ?

Dimensionamento del buffer

- Il tempo di ritardo totale dipende dal dimensionamento del buffer



- Il primo inverter lo consideriamo ad area minima

$$C_{in} = S_n(1 + \alpha)C_{M1} = (1 + \varepsilon)C_{M1}$$
- Il secondo inverter è il **buffer con dimensionamento del n-MOSFET pari ad S**

$$C_{in2} = S_n(1 + \alpha)C_{M1} = S(1 + \varepsilon)C_{M1} = SC_{in}$$

Il ritardo totale può essere approssimato con la somma dei ritardi dei singoli inverter

$$t_p = t_{p1} + t_{p2} = \frac{C_{in2}}{C_{in}} \cdot t_{p0} + \frac{C_L}{C_{in2}} \cdot t_{p0} = t_{p0} \cdot \left(\frac{C_{in2}}{C_{in}} + \frac{C_L}{C_{in2}} \right) = t_{p0} \cdot \left(S + \frac{C_L}{C_{in}} \cdot \frac{C_{in}}{C_{in2}} \right)$$


$$t_p = t_{p0} \cdot \left(S + \frac{X}{S} \right)$$

$$X = \frac{C_L}{C_{in}}$$

Il tempo di ritardo è contribuito da **due termini**:

- il primo aumenta con S** (cresce C_{in2})
- il secondo diminuisce con S** (aumenta la corrente di carica/scarica per C_L)

Esiste S che ottimizza t_p ?



- Faccio la derivata di t_p rispetto a S

$$\frac{\partial t_p}{\partial S} = t_{p0} \cdot \left(1 - \frac{X}{S^2}\right) = 0$$

→ il dimensionamento ottimo è pari a

$$S_{opt} = \sqrt{X}$$

$$t_{p\ opt} = 2t_{p0} \cdot \sqrt{X} = 2t_{p0} \cdot \sqrt{\frac{C_L}{C_{in}}}$$

Il dimensionamento ottimo garantisce tempi di ritardo uguali per i due inverters: $t_{p1} = t_{p2}$


→ il tempo di ritardo **dipende linearmente da $\sqrt{X}$** (non più da X)

→ **conviene inserire il buffer se $X > 4$**

→ se X è molto grande comunque il ritardo può essere elevato

→ **possibilità di inserire ulteriori buffer !!**

Quanti buffer metto ?




- Tra l'inverter n.1 e la capacità di carico metto altri $(N-1)$ buffer
- I buffer hanno un dimensionamento crescente: le dimensioni del successivo sono U volte quello del precedente → il rapporto tra le capacità di uscita e di ingresso è sempre pari a U

$$t_{pi} = \frac{C_{i+1}}{C_i} \cdot t_{p0} = U \cdot t_{p0} \quad \text{con } i = 1, \dots, N-1 \text{ (tutti i tempi di ritardo sono uguali !!)}$$

$$t_{pN} = \frac{C_L}{C_N} \cdot t_{p0} = \frac{C_L}{U^{(N-1)}C_1} \cdot t_{p0} \text{ (tempo di ritardo dell'ultimo buffer)}$$

Si dimostra facilmente che il caso ottimo è quando tutti i tempi di ritardo sono uguali:

$$t_{pi} = t_{pN} \rightarrow U = \frac{C_L}{U^{(N-1)}C_1} \rightarrow C_L = U^N C_1 = U^N C_{in} \rightarrow N_{opt} = \frac{\ln\left(\frac{C_L}{C_{in}}\right)}{\ln U} = \frac{\ln X}{\ln U}$$



$$N_{opt} = \frac{\ln X}{\ln U} \quad t_p = \sum t_{pi} = N_{opt} \cdot U \cdot t_{p0} = \frac{\ln X}{\ln U} \cdot U \cdot t_{p0}$$

Come dimensiono i buffer ? → ricerco il ritardo ottimo !

$$\frac{\partial t_p}{\partial U} = t_{p0} \cdot \frac{\ln X}{\ln U} - t_{p0} \cdot U \frac{\ln X}{U (\ln U)^2} = t_{p0} \cdot \frac{\ln X}{\ln U} \cdot \left(1 - \frac{1}{\ln U}\right) = 0 \Rightarrow U_{opt} = e$$

$$t_{p\ opt} = N_{opt} \cdot U_{opt} \cdot t_{p0} = \ln \left(\frac{C_L}{C_{in}} \right) \cdot e \cdot t_{p0} \quad N_{opt} = \ln X = \ln \left(\frac{C_L}{C_{in}} \right)$$

Attenzione: N_{opt} deve essere **un numero intero** !! $U = e$ non è banale da realizzare !!

→ approssimo! es.: **$U = 3$** (comunque la dipendenza da U è limitata; ritardi simili)

Singolo buffer vs. cascata di buffer

$X = C_L / C_{in}$	N_{opt}	Senza buffer [t_{p0}]	Singolo buffer [t_{p0}]	Cascata di buffer [t_{p0}]
10	$2.3 \approx 2$	10	6.3	6.3
10^2	$4.6 \approx 5$	100	20	12.5
10^3	$6.9 \approx 7$	1000	63	18.8
10^4	$9.2 \approx 9$	10000	200	25.0
		$\propto X$	$\propto \sqrt{X}$	$\propto \ln X$

- L'utilizzo dei buffer riduce notevolmente il tempo di ritardo
- Anche catene lunghe di buffer, comunque presentano vantaggi notevoli se le capacità di carico sono elevate !!